[ad_1]
این کتاب یک چارچوب جدید برای مدل سازی دقیق خطا در فناوری CMOS در مقیاس نانو و توسعه جریان صاف ابزار برای انتزاعات سطح بالای پروژه برای ارزیابی و کاهش اثرات خطاها ارائه می دهد. این کتاب تکنیک های جدیدی را برای شبیه سازی عیب سطح بالا و ارزیابی قابلیت اطمینان و همچنین پروژه های متحمل خطا در سطح معماری و سیستم ارائه می دهد. این مقاله همچنین با ارائه بینشی از مشکلات قابلیت اطمینان در طراحی دیجیتال و اقدامات متقابل آنها ، جدیدترین مشکلات و راه حل ها را ارائه می دهد.
[ad_2]
دانلود پی دی اف کتاب High-level Estimation and Exploration of Reliability for Multi-Processor System-on-Chip :